초록(Abstract)
전고체 전지(All-Solid-State Battery, ASSB)는 고안전성과 고에너지 밀도를 동시에 구현할 수 있는 차세대 이차전지로 주목받고 있으며, 고용량 음극재로서 실리콘(Silicon)은 ASSB의 에너지 밀도를 비약적으로 향상시킬 수 있는 유력한 소재이다. 그러나 실리콘은 충·방전 시 300% 이상에 달하는 부피 팽창과 낮은 전기전도도로 인해 전극 구조 붕괴 및 계면 저항 증가와 같은 문제를 야기한다. 특히 고온 환경에서는 계면 반응 속도 및 부피 팽창 강도가 가속화되므로, 실리콘 음극의 열적 안정성 확보는 ASSB 상용화의 필수 요건이다.
본 연구에서는 실리콘 음극 기반 전고체 전지를 상온(25°C), 중온(60°C), 고온(90°C) 조건에서 반복 충·방전 시, 싸이클 수명, 계면 저항 변화, 셀 임피던스 및 전극 구조 열화 현상을 비교 분석하였다. 실리콘의 계면 반응성이 고온에서 어떻게 증가하는지를 실험적으로 규명하고, Shell 코팅 및 바인더 조성이 고온 안정성에 미치는 영향을 정량적으로 평가하였다.
1. 서론(Introduction)
전기차, 에너지 저장 장치(ESS), 항공 우주 시스템 등 고출력 및 고밀도 전원 장치가 요구되는 응용 분야에서는 기존 액체 전해질 기반 리튬이온 배터리(LIB)의 안전성과 한계용량을 극복하기 위한 대안으로 전고체 전지가 대두되고 있다. 특히 ASSB는 불연성 고체 전해질을 사용하여 발화 위험을 줄이고, 전해질의 전기화학적 안정 창을 넓힐 수 있어 고전압 시스템과의 호환성에도 강점을 갖는다.
음극재로서 실리콘은 3,579 mAh/g의 이론용량을 제공하며, 흑연(372 mAh/g) 대비 약 10배 이상의 저장 능력을 제공한다. 그러나 실리콘은 본질적으로 낮은 전기전도도, 낮은 초기 Coulombic 효율, 높은 부피 팽창률을 갖고 있어 전극 및 계면의 기계적 불안정성을 야기한다. 이와 같은 열화는 고온 환경에서 더 심각하게 가속되며, 실리콘의 전극 구조 및 계면 반응성은 온도에 민감하게 영향을 받는다.
본 연구의 목적은 다음과 같다:
- 실리콘 음극 기반 ASSB의 고온 싸이클 안정성 실험
- 계면 저항, 전극 손상, SEI 형성, Coulombic 효율 등 비교
- Shell 코팅 및 바인더 조성에 따른 고온 안정성 확보 전략 제안
2. 실험 방법(Experimental Methods)
2.1. 전극 조성
- 활물질: Si 나노입자 (150nm)
- 전도재: Super-P (15 wt%)
- 바인더: CMC/SBR (5 wt%)
- 전해질: Li₆PS₅Cl (황화물계 고체 전해질, 85 wt%)
- 셀 구조: Si 음극 / 고체 전해질 / NCM 양극
2.2. 테스트 조건
- 온도 조건: 25°C, 60°C, 90°C
- 충·방전 전류: 0.1C
- 압력 조건: 150 MPa (고정)
- 싸이클 수: 100 싸이클
- Shell 코팅 여부: 유/무 (ALD 기반 10nm C-Shell 적용)
2.3. 평가 항목
- 용량 유지율
- 평균 Coulombic 효율
- EIS 기반 계면 저항
- SEM 관찰 기반 구조 손상률
- XPS 기반 SEI 성분 변화 분석
3. 결과 및 분석(Results and Discussion)
3.1. 싸이클 수명 특성 분석
실리콘 음극 기반 ASSB는 고온 환경에서 급격한 성능 열화를 보였다. 25°C에서는 비교적 안정적인 싸이클 유지가 가능하였으나, 60°C 및 90°C에서는 싸이클 수명 저하가 빠르게 진행되었다.
표 1. 온도별 싸이클 성능 비교
| 25 | 2,940 | 2,128 | 72.4 | 98.8 |
| 60 | 2,980 | 1,732 | 58.1 | 97.9 |
| 90 | 2,910 | 1,034 | 35.5 | 96.1 |
📌 고온에서는 계면 반응성 증가, SEI 재형성 실패, 전극 박리 등 복합 요인에 의해 급격한 열화 발생
3.2. 계면 저항(EIS) 분석
EIS 측정 결과, 고온 환경에서는 계면 저항의 증가 속도가 가파르게 나타났다.
표 2. 온도별 계면 저항 변화 (Ω·cm²)
| 25 | 142 | 176 | 209 |
| 60 | 146 | 234 | 311 |
| 90 | 151 | 348 | 489 |
🔍 90°C에서는 100 싸이클 후 초기 대비 3.2배 이상 증가
➤ 계면 파괴 및 고체 전해질의 화학 반응성 증가로 해석됨
3.3. 구조 열화(SEM 관찰)
고온에서 충·방전 반복 후 전극 단면을 관찰한 결과, 명확한 구조 붕괴 및 계면 박리가 관찰되었다.
표 3. 고온 조건에서의 구조 손상률 (%)
| 25°C | 5.4 | 3.1 | 2.6 |
| 60°C | 12.7 | 6.4 | 5.1 |
| 90°C | 28.3 | 12.2 | 11.8 |
✅ 고온일수록 Shell과 Si Yolk 사이 응력이 증가 → Shell 박리 및 SE 침투 증가
☑️ 이는 전극 저항과 용량 저하의 직접 원인
3.4. SEI 성분 및 열화 메커니즘
XPS 분석 결과, 고온에서 SEI 내 Li₂S, Li₃P, SiOx의 비율이 급격히 증가했다.
표 4. SEI 내 주요 성분 비율 변화 (100 싸이클 후)
| 25 | 12.4 | 7.8 | 6.2 |
| 60 | 18.7 | 11.5 | 9.8 |
| 90 | 27.1 | 17.6 | 15.4 |
🔥 고온에서는 SEI 성분 내 비전도성 부산물 증가 → 계면 저항 및 싸이클 성능 열화 유발
4. Shell 코팅의 고온 안정화 효과
Shell 코팅은 고온에서도 계면 반응을 억제하고 기계적 안정성을 제공할 수 있다.
표 5. Shell 코팅 유무에 따른 성능 차이 (90°C 기준)
| 용량 유지율 (%) | 35.5 | 58.6 |
| 계면 저항 (Ω·cm²) | 489 | 278 |
| 구조 손상률 (%) | 28.3 | 12.9 |
| Li₃P 비율 (%) | 17.6 | 8.1 |
✅ C-Shell은 SEI 형성 억제, 응력 완화, 계면 보호 기능 수행
➤ 고온에서도 구조 유지에 실질적으로 기여함
5. 결론(Conclusion)
본 연구를 통해 다음과 같은 결론을 도출하였다:
- 고온 환경(≥60°C)에서는 실리콘 음극 기반 전고체 전지의 계면 저항 증가, 구조 손상, 용량 열화가 가속화된다.
- 90°C 조건에서는 초기 용량 대비 35% 이하로 유지, 계면 저항은 3배 이상 증가하였다.
- 고온에서는 SEI 내 비전도성 부산물(Li₂S, Li₃P)이 현저히 증가하며, 전기화학적 성능 저하의 주요 원인으로 작용한다.
- Shell 코팅(Si@C)은 고온 환경에서 응력을 흡수하고 계면 반응을 완화시켜, 용량 유지율을 23% 이상 개선하는 효과를 보였다.
따라서 고온 작동이 예상되는 전고체 셀 설계에서는 실리콘 음극의 Yolk–Shell 구조 채택과 더불어,
열화 억제를 위한 Shell 코팅, 적절한 바인더 조성, 계면 공정 최적화가 반드시 병행되어야 한다.